职位描述：

1. 负责芯片低功耗方案软件的架构设计和相应模块软件开发

2. 负责芯片的功耗优化，提升产品体验

3. 分析解决用户反馈中的功耗问题

4. 负责低功耗相关的软件稳定性问题的分析与解决

职位要求：

1. 从事linux内核相关开发工作，深刻理解计算机体系结构，精通C/C++，在X86、arm等主流CPU架构上有至少3年以上的SOC power软件开发经验

2. 熟悉常见的功耗调试手段和工具

3. 理解内核thermal框架基本流程以及常见的功耗策略

4. 理解内核cpufreq(schedutil)基本框架，并有实际温控策略开发经验

5. 理解电源管理基本suspend/resume流程，有STR经验

6. 理解CPU idle/hotplug/EAS等低功耗机制

7. 理解异构多核SoC任务调度及ATF(ARM trusted firmware)

8. 有DDR/PCIE/USB/ETH/MIPI (CSI, DSI)/UFS/DP等高速IO驱动开发和调试经验者优先

9. 有 VCS/Palladium Z1/X1/Zebu/FPGA/Trace32/System Verilog/UVM 使用经验者优先

10. 熟悉Git/Gerrit源代码管理工具

11. 熟悉bash、python等脚本语言

12. 良好的团队合作能力和沟通能力

学历要求：

1. 本科及以上学历，计算机科学、电子工程或自动化等相关专业

职位描述: 

1. 参与Embedded Linux /Android 平台的AI模型部署

2. 负责NN算子在NPU/DSP/GPU/CPU系统级的部署

3. 负责ADAS算法在异构计算框架布署时的性能调优及问题解决 

4. 参与SDK中的NN应用开发工作

职位要求: 

1. 本科及以上学历，计算机科学、电子工程或自动化等相关专业 

2. 5年以上相关工作经验, 2年以上的嵌入式开发工作经验.

3. 熟悉计算机系统体系架构，软件性能优化加速

4. 熟练使用至少一种主流AI训练框架，如TensorFlow、PyTorch、Caffe等

5. 理解机器学习、深度学习、计算机视觉的基本原理，了解些目标检测/图像分割/图像识别等算法

6. 熟悉 NPU的编译和量化工具使用，掌握基础常见的量化算法和算法精度评估实践，包括并不限于PTQ和QAT

7. 熟悉AI模型算子在NPU/DSP/GPU/CPU的部署及算子扩展实现、调优

8. 熟悉AI推理框架（如TVM、ARMNN、TensorRT等）优先

9. 有NVIDIA、TI、NXP、高通、华为、地平线、黑芝麻等平台部署经验者优先 

10. 熟练掌握C/C++、Python、Git/Gerrit、CMake、Makefile等基本技能

11. 有独立工作的能力,同时具有很好的团队协作能力与沟通能力,对技术执着,追求卓越品质 

12. 本科及以上学历，计算机科学、电子工程或自动化等相关专业

职位描述： 

1. 参与Soc车载以太网网络子模块的功能设计及软件开发

2. 解决功耗，网络稳定性等问题，优化带宽和时延等网络性能指标

3. 车载以太网网络子模块功耗分析及优化

4. 跟踪和实施车载以太网新技术，如AVB /TSN网络等

职位要求： 

1. 熟练使用Linux开发环境,5年以上编写与硬件直接交互的底层软件的经验

2. 扎实的ARM架构知识 (Core: A/R/M, MMU, SMMU, GIC, Interconnection)

3. 熟练掌握TCP/IP协议标准, 熟悉OSI网络模型,了解RGMII/RMII接口，理解IEEE 1588网络时间同步原理； 

4. 有PHY, 交换机及Linux/QNX平台网卡驱动的开发和调试，交换机功能配置，固件升级等经验

5. 熟悉AVB/TSN协议，如 802.1AS, 802.1Qav, 802.1Qbv, 802.1Qci等

6. 熟练使用高速示波器，逻辑分析仪或其他协议分析仪

7. 有DDR/PCIE/USB/ETH/MIPI (CSI, DSI)/DP等高速IO驱动开发和调试经验者优先

8. 有VCS/Palladium Z1/X1/Zebu/FPGA/Trace32/System Verilog/UVM 使用经验者优先

9. 熟悉Git/Gerrit源代码管理工具

10. 熟悉bash、python等脚本语言

11. 良好的团队合作能力和沟通能力

学历要求： 

1. 本科及以上学历，计算机科学、电子工程或自动化等相关专业。

职位描述： 

1. 参与SOC DDR子系统系统设计及驱动代码实现

2. 搭建自动化验证框架以验证/测试DDR

3. 支撑Soc Bringup及周边开发验证任务

4. 参与开发LPDDR4/5/5x 软件开发和Pre-silicon验证

5. 车载系统DDR软件实现、性能优化、信号完整性调优

职位要求: 

1. 5年以上汽车、嵌入式系统或移动软件开发经验

2. 2年以上编写与硬件直接交互的底层软件的经验

3. 熟悉LPDDR4/5 协议规范，对DDR信号完整性原理有一定认知

4. 具备DDR电路Training和稳定性调试经验，对内存测试pattern有深入了解

5. 了解DDR工作原理及DDR 压力测试手段

6. 熟悉Bootloader

7. 熟悉电路板设计和原理图

8. 熟练使用高速示波器，逻辑分析仪或其他协议分析仪

9. 有DDR系统性能优化经验优先

10. 有DDR/PCIE/USB/ETH/MIPI (CSI, DSI)/UFS/DP）等高速IO驱动开发和调试经验者优先

11. 有 VCS/Palladium Z1/X1/Zebu/FPGA/Trace32/System Verilog/UVM 使用经验者优先

12. 熟悉Git/Gerrit源代码管理工具

13. 熟悉bash、python等脚本语言

14. 良好的团队合作能力和沟通能力，良好的自驱力

15. 本科及以上学历，计算机科学、电子工程或自动化等相关专业。

职位描述：

1. 参与制定车载Soc PCIe子系统的方案设计

2. 开发Linux/Baremetal PCIe子系统的驱动程序，包括RC/EP的驱动程序

3. 车载芯片PCIe子系统的功能实现及故障定位

4. 车载PCIe子系统性能及功耗的分析优化

职位要求： 

1. 熟练使用Linux开发环境，5年以上编写与硬件直接交互的底层软件的经验

2. 扎实的ARM架构知识 (Core: A/R/M, MMU, SMMU, GIC, Interconnection) 

3. 深刻理解PCIe协议，包括PCIe CFG/BAR空间、MSI/MSIX中断、iATU、ECAM等工作原理

4. 熟悉Linux PCIe软件协议栈，清楚PCIe枚举原理，TLP/DLP的生成原理

5. 了解PCIe接口信号，时钟架构（SC/CC/DC）的原理

6. 熟悉PIPE协议标准，高速serdes相关知识，熟悉AXI、AHB等总线协议

7. 熟练使用高速示波器，逻辑分析仪或其他协议分析仪

8. 有DDR/PCIE/USB/ETH/MIPI (CSI, DSI)/UFS/DP等高速IO驱动开发和调试经验者优先

9. 有 VCS/Palladium Z1/X1/Zebu/FPGA/Trace32/System Verilog/UVM 使用经验者优先

10. 熟悉Git/Gerrit源代码管理工具

11. 熟悉bash、python等脚本语言

12. 良好的团队合作能力和沟通能力 

学历要求：

1. 本科及以上学历，计算机科学、电子工程或自动化等相关专业。

职位描述：

1. 配合系统部门，针对具体性能问题，分析并给出解决方案

2. 通过架构设计，推进产品Kernel侧性能提升方案

3. Linux内核系统深度优化，包括但不限于进程调度，内存管理，文件系统，IO调度等

4. 与各团队合作，持续改进SOC Linux内核性能

职位要求： 

1. 实际从事linux内核相关开发工作，深刻理解计算机体系结构，精通C/C++，在X86、arm等主流CPU架构上有至少5年以上的内核开发经验

2. 深入理解Linux内核原理, CPU调度，内存管理，存储优化，IO调度优化，开机速度优化等底层知识

3. 阅读过重要模块内核源码,对于操作系统子系统比如网络协议栈、文件系统和存储子系统、安全、虚拟化等至少精通一项

4. 熟练使用各种工具进行Linux系统性能测试、内核错误分析、调试和内核调优

5. 熟悉从硬件、驱动、内核，用户层等不同层面的优化方案

6. 熟悉Linux系统下针对资源使用做性能优化和性能评估工作

7. 有DDR/PCIE/USB/ETH/MIPI (CSI, DSI)/UFS/DP等高速IO驱动开发和调试经验者优先

8. 熟悉Git/Gerrit源代码管理工具

9. 熟悉bash、python等脚本语言

10. 良好的团队合作能力和沟通能力

学历要求：

1. 本科及以上学历，计算机科学、电子工程或自动化等相关专业。

职位描述： 

1. 参与Soc UFS/eMMC/SD/SDIO存储子模块设计 

2. 负责Linux/Baremetal UFS/eMMC/SD/SDIO驱动及固件的开发

3. 车载系统UFS/eMMC/SD/SDIO功能实现

4. 车载系统UFS/eMMC/SD/SDIO性能优化及功耗分析

职位要求： 

1. 熟悉Linux开发环境，5年以上编写与硬件直接交互的底层软件的经验

2. 扎实的ARM架构知识 (Core: A/R/M, MMU, SMMU, GIC, Interconnection) 

3. 3年以上UFS/eMMC/SD/SDIO驱动实际经验或与Nand 闪存器件相关工作

4. 熟练掌握NVMe/UFS/EMMC/SD/SDIO协议,具有Nand/Nor Flash相关知识

5. 了解Linux内核的文件系统和存储协议栈：精通VFS和F2FS/EROFS/EXT4至少—种本地文件系统，熟悉Block块调度算法、DeviceMapper设备管理等

6. 具有Flash管理相关知识 FTL, Wear Leveling, Garbage Collection等

7. 熟练使用高速示波器，逻辑分析仪或其他协议分析仪

8. 有DDR/PCIE/USB/ETH/MIPI (CSI, DSI)/DP等高速IO驱动开发和调试经验者优先

9. 有 VCS/Palladium Z1/X1/Zebu/FPGA/Trace32/System Verilog/UVM 使用经验者优先

10. 熟悉Git/Gerrit源代码管理工具

11. 熟悉bash、python等脚本语言

12. 良好的团队合作能力和沟通能力。

职位描述:

1. 负责安卓车载APP的开发和维护

2. 负责安卓相关hal的开发和维护

3. 负责相关模块cts/vts的问题解决

4. 对接测试团队，负责开发过程中ANR，memory leak等相关问题解决

5. 对接产品团队，落实具体开发任务

6. 积极配合上级安排的其他工作 

职位要求：

1. 计算机或者电子相关学科硕士毕业

2. 3年以上安卓开发经验 

3. 熟悉C++或者Java. -如果从事过openharmony工作，是一个重要的加分项

4. 具备以下一种或者多种技能: 

a) 熟悉audio flinger，audio policy，audio path, audiomanager等

b) 熟悉Car service, Vehicle HAL, 以及相关车载APP

c) 熟悉蓝牙，wifi，FM，GPS的一种或者多种

d) 熟悉安卓的图形图像框架：Surfaceflinger，HW composer，多屏幕多窗口功能，以及opengles，vulkan等常用库

e) 熟悉安卓多媒体框架：安卓media player以及openmax等

f) 熟悉安卓的存储以及相关的文件系统等

g) 熟悉安卓 recovery，a/b以及对应ota等

h) 熟悉安卓电源管理模块：power manager以及power hal，有过电源管理项目经验

i) 熟悉按照四大组件：Activity lifecycle，service lifecycle，intents and content providers；掌握见view控件以及绘制流程

j) 熟悉安卓SystemUI以及Launcher等常见系统应用

k) 熟练使用Android Studio 工具，进行应用开发以及问题debug.

职位描述：

1. 与前端设计团队和物理设计团队合作，负责从RTL到GDS的超大规模SoC芯片物理实现

2. 专注于深亚微米超大型芯片的物理设计，包括模块和芯片的综合、布局规划、布局布线、时序收敛、物理验证、EM/IR signoff检查等

3. 作为PD领域多个方面的专家为其他团队提供技术指导

职位要求：

1. 在超大规模SoC芯片物理设计方面具有丰富经验，尤其是7nm FinFet技术和高速设计实现方面

2. 熟悉综合、布局规划、布局、时钟树综合和布线、静态时序分析、EM/IR-drop和物理验证

3. 具有层次化设计经验比如顶层切分，时序预算分配，管脚排布及电源网络规划等。

4. 熟练使用Synopsys/Cadence/Mentor 的EDA工具

5. 熟悉Unix/Linux环境，擅长编写脚本

6. 能进行高度的自我激励并积极主动地解决问题

7. 具有良好的沟通能力，较强的人际交往能力和灵活性

8. 敬业、勤奋并善于团队合作

职位描述：

1. 与前端设计团队和物理设计团队合作，负责从RTL到GDS的超大规模SoC芯片物理实现

2. 专注于深亚微米超大型芯片的物理设计，包括模块和芯片的综合、布局规划、布局布线、时序收敛、物理验证、EM/IR signoff检查等

3. 作为PD领域多个方面的专家为其他团队提供技术指导

职位要求：

1. 在超大规模SoC芯片物理设计方面具有丰富经验，尤其是7nm FinFet技术和高速设计实现方面

2. 熟悉综合、布局规划、布局、时钟树综合和布线、静态时序分析、EM/IR-drop和物理验证

3. 具有层次化设计经验比如顶层切分，时序预算分配，管脚排布及电源网络规划等。

4. 熟练使用Synopsys/Cadence/Mentor 的EDA工具

5. 熟悉Unix/Linux环境，擅长编写脚本

6. 能进行高度的自我激励并积极主动地解决问题

7. 具有良好的沟通能力，较强的人际交往能力和灵活性

8. 敬业、勤奋并善于团队合作

职位描述：

1. 与前端设计团队和物理设计团队合作，负责从RTL到GDS的超大规模SoC芯片物理实现

2. 专注于深亚微米超大型芯片的物理设计，包括模块和芯片的综合、布局规划、布局布线、时序收敛、物理验证、EM/IR signoff检查等

3. 作为PD领域多个方面的专家为其他团队提供技术指导

职位要求：

1. 在超大规模SoC芯片物理设计方面具有丰富经验，尤其是7nm FinFet技术和高速设计实现方面

2. 熟悉综合、布局规划、布局、时钟树综合和布线、静态时序分析、EM/IR-drop和物理验证

3. 具有层次化设计经验比如顶层切分，时序预算分配，管脚排布及电源网络规划等。

4. 熟练使用Synopsys/Cadence/Mentor 的EDA工具

5. 熟悉Unix/Linux环境，擅长编写脚本

6. 能进行高度的自我激励并积极主动地解决问题

7. 具有良好的沟通能力，较强的人际交往能力和灵活性

8. 敬业、勤奋并善于团队合作

Job Description: 

As part of the ESL architecture team, engineer will mainly focus on following areas, but not limited to: 

1. Architecture exploring for the complex SoC and high-speed subsystem include but not limited to memory, interconnection, ISP, GPU, CPU, and etc 

2. Bring up the virtual platform and analysis the performance and power simulation result 

3. Write the high quality SystemC/C++/TLM2 model for the memory, interconnection, and other high-speed subsystem 

4. Work out the highly configurable work load model for the various components in various scenarios 

5. Work out the SoC use case and performance goal in system level with help from product engineer 

6. Assist design engineer to work out the ASIC micro-architecture 

7. Co-work with verification engineer, design engineer, and software engineer to qualify and improve the quality of models. 

Job Requirements: 

1. Degree in electrical engineering, computer engineering or related technical fields 

2. Good knowledge of C++/SystemC modeling 

3. Good knowledge on the Verilog and SystemVerilog. 

4. A high-level of self-motivation and a proactive approach to solving problems 

Solid knowledge in one of the following areas is a plus: 

1. Strong experience of high level modeling or software development with C++ 

2. experience of the ASIC design or verification 

3. Familiar with AMBA AXI/AHB/APB spec. 

4. experience of GPU/VPU/DPU; 

5. experience of PCIE/USB/Ethernet/UFS/eMMC; 

6. Experience of low power design and power analysis； 

7. Experience of complex SoC modeling

Job Description: 

As part of the ESL architecture team, engineer will mainly focus on following areas, but not limited to: 

1. Architecture exploring for the complex SoC and high-speed subsystem include but not limited to memory, interconnection, ISP, GPU, CPU, and etc 

2. Bring up the virtual platform and analysis the performance and power simulation result 

3. Write the high quality SystemC/C++/TLM2 model for the memory, interconnection, and other high-speed subsystem 

4. Work out the highly configurable work load model for the various components in various scenarios 

5. Work out the SoC use case and performance goal in system level with help from product engineer 

6. Assist design engineer to work out the ASIC micro-architecture 

7. Co-work with verification engineer, design engineer, and software engineer to qualify and improve the quality of models. 

Job Requirements: 

1. Degree in electrical engineering, computer engineering or related technical fields 

2. Good knowledge of C++/SystemC modeling 

3. Good knowledge on the Verilog and SystemVerilog. 

4. A high-level of self-motivation and a proactive approach to solving problems 

Solid knowledge in one of the following areas is a plus: 

1. Strong experience of high level modeling or software development with C++ 

2. experience of the ASIC design or verification 

3. Familiar with AMBA AXI/AHB/APB spec. 

4. experience of GPU/VPU/DPU; 

5. experience of PCIE/USB/Ethernet/UFS/eMMC; 

6. Experience of low power design and power analysis； 

7. Experience of complex SoC modeling

Job Description: 

As part of the ESL architecture team, engineer will mainly focus on following areas, but not limited to: 

1. Architecture exploring for the complex SoC and high-speed subsystem include but not limited to memory, interconnection, ISP, GPU, CPU, and etc 

2. Bring up the virtual platform and analysis the performance and power simulation result 

3. Write the high quality SystemC/C++/TLM2 model for the memory, interconnection, and other high-speed subsystem 

4. Work out the highly configurable work load model for the various components in various scenarios 

5. Work out the SoC use case and performance goal in system level with help from product engineer 

6. Assist design engineer to work out the ASIC micro-architecture 

7. Co-work with verification engineer, design engineer, and software engineer to qualify and improve the quality of models. 

Job Requirements: 

1. Degree in electrical engineering, computer engineering or related technical fields 

2. Good knowledge of C++/SystemC modeling 

3. Good knowledge on the Verilog and SystemVerilog. 

4. A high-level of self-motivation and a proactive approach to solving problems 

Solid knowledge in one of the following areas is a plus: 

1. Strong experience of high level modeling or software development with C++ 

2. experience of the ASIC design or verification 

3. Familiar with AMBA AXI/AHB/APB spec. 

4. experience of GPU/VPU/DPU; 

5. experience of PCIE/USB/Ethernet/UFS/eMMC; 

6. Experience of low power design and power analysis； 

7. Experience of complex SoC modeling

职位描述: 

1. 负责SoC芯片DDR相关设计工作 

2. 负责DDR系统级结构设计、文档编写及RTL实现 

3. 负责DDR控制器及PHY的集成设计和系统集成设计 

4. 负责DDR系统时钟和复位结构设计 

5. 负责DDR PHY ATE测试结构设计 

6. 负责DDR系统RTL代码规则检查，CDC检查，SDC/UPF文档编写 

7. 负责DDR系统DC/PT/GCA report检查 

8. 负责DDR PHY ATE测试标准，patten及ATE结果分析 

9. 负责DDR控制器及PHY的初始化流程 

10. 负责SoC芯片DDR bring up 

11. 负责DDR系统performance分析及改进 

12. 负责Debug Verification及软件使用DDR的问题 

职位要求： 

1. 计算机体系架构、电子工程、电子、微电子、通信等相关专业 

2. 精通DDR控制器及PHY IP的设计及使用，包括LPDDR5/4X等 

3. 熟练使用Verilog、VCS、spyglass等工具

4. 熟悉验证、综合、STA、Formal流程 

5. 严谨的工作习惯，良好的合作习惯，有助于建立良好的团队合作氛围